Lehrveranstaltungshandbuch Digitale Signalverarbeitung mit FPGA


Verantwortlich: Prof. Dr.-Ing. Jens Onno Krah

Lehrveranstaltung

Befriedigt Modul (MID)

Organisation

Version
erstellt 2012-04-10
VID 1
gültig ab WS 2012/13
gültig bis
Bezeichnung
Lang Digitale Signalverarbeitung mit FPGA
LVID F07_STE
LVPID (Prüfungsnummer)

Semesterplan (SWS)
Vorlesung 2
Übung (ganzer Kurs) 1
Übung (geteilter Kurs)
Praktikum 1
Projekt
Seminar
Tutorium (freiwillig) 1
Präsenzzeiten
Vorlesung 30
Übung (ganzer Kurs) 15
Übung (geteilter Kurs)
Praktikum 15
Projekt
Seminar
Tutorium (freiwillig) 15
max. Teilnehmerzahl
Übung (ganzer Kurs)
Übung (geteilter Kurs)
Praktikum 48
Projekt 0
Seminar

Gesamtaufwand: 150

Unterrichtssprache

  • Deutsch

Niveau

  • Bachelor

Notwendige Voraussetzungen

  • grundlegende VHDL Programmierkenntnisse
  • grundlegende C Programmierkenntnisse
  • Grundlagen Digitaltechnik (GTI)
  • Shannon'sches Abtasttheorem
  • Laplace Transformation (ASS)
  • Z Transformation (DSS)

Literatur

  • Krah, Jens Onno, DSF Skrip (Download)
  • Tietze, Ulrich & Schenk, Christoph: Halbleiterschaltungstechnik (Springer)
  • ADC Application Notes: Texas Instruments (www.ti.com)
  • Quartus II & Nios II Literature (www.altera.com)
  • Reichardt, Jürgen & Schwarz, Bernd: VHDL-Synthese, Entwurf digitalter Schaltungen und Systeme
  • Kesel, Frank & Bartholomä, Ruben: Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs (Oldenbourg)
  • Meyer-Bäse, Uwe: Digital Signal Processing with Field Programmable Gate Arrays, Springer-Verlag, Berlin Heidelberg, 2007

Dozenten

  • Prof. Dr.-Ing. Jens Onno Krah

Wissenschaftliche Mitarbeiter

  • Dipl.-Ing. Monica Lemke

Zeugnistext

Digitale Signalverarbeitung mit FPGA

Kompetenznachweis

Form
sK 1
bPA Testat

Aufwand [h]
sK 1

Intervall: 3/Jahr


Lehrveranstaltungselemente

Vorlesung / Übung

Lernziele

Lerninhalte (Kenntnisse)
  • Hardware
    • Programmierbare Logikbausteine
      • Transistor-Transistor-Logik (TTL)
      • Programmable Array Logic (PAL)
      • Complex Programmable Logic Devices (CPLD)
      • Field Programmable Gate Array (FPGA)
        • Logikelemente
        • Phase Looked Loop
        • Embedded Memory
        • Input Output Blöcke
        • Embedded Multiplier
    • Nutzung von Evaluation Boards
    • Analog Digital Converter
    • Digital Analog Converter
    • Reale Abtastsysteme
  • Software
    • FPGA Tool Chain
      • Quartus II (Altera)
      • ModelSim
      • SignalTap II – FPGA internal Logic Analyzer
      • MATLAB Simulink
      • DSP Builder Advanced Blockset
    • Nios II Integrated Development Environment
    • VHDL
      • Entity
      • Architecture
      • Process
  • Intellectual Property
    • Megacore IP Library
    • Nios II Soft Core Prozessor
      • Custom Instruction
    • Third party IP
  • System on a Programmable Chip
  • Digitale Filter
    • Nicht rekursive Filter (IIR)
    • Rekursive Filter (FIR)
    • Festkommaarithmetik

Fertigkeiten
  • Systeme zur digitalen Signalverarbeitung modellieren
    • Systeme in VHDL modellieren
    • Systeme als Blockdiagramm modellieren
    • Petrinetz-Entwicklungswerkzeug verstehen und zielgerichtet einsetzen
  • Systeme zur digitalen Signalverarbeitung verifizieren
    • DSP Systeme simulieren
    • DSP Systeme verifizieren
    • DSP Systeme anhand der Testergebnisse korrigieren und optimieren

Begleitmaterial

  • Skript zur Vorlesung (pdf)
  • Übungsaufgabensammlungn (pdf)
  • Praktikumsanleitungen (pdf)

Besondere Voraussetzungen

  • keine

Besondere Literatur

  • keine

Besonderer Kompetenznachweis

Form
bÜA Präsenzübung und Selbstlernaufgaben

Beitrag zum LV-Ergebnis
bK Voraussetzung für bPA
bÜA unbenotet

Intervall: 1/Jahr

Praktikum

Lernziele

Fertigkeiten
  • DSP System programmieren
    • kommerzielles FPGA-Entwicklungswerkzeug verstehen und zielgerichtet einsetzen
    • wesentliche Eigenschaften einer FPGA-Konfiguration erstellen
    • Programmiersprache VHDL beherrschen
    • Festverdrahtete DSP-Blöcke anwenden
    • Digitale Filter programmieren und konfigurieren
  • Signal Tap II für Zielsystem im Zusammenspiel mit FPGA-Entwicklungswerkzeug nutzen

Handlungskompetenz demonstrieren
  • komplexe Aufgaben im Team bewältigen
    • einfache Projekte planen und umsetzen
    • Absprachen und Termine einhalten
    • Besprechungen planen und durchführen
  • Realweltsysteme modellieren
    • DSP-System analysieren
      • technische Aufgaben erfassen und zielgerichtet auswerten
      • Systemschnittstellen erkennen
      • System strukturieren
        • sinnvolle Teilsysteme definieren
        • Teilsystemfunktionen definieren
        • Schnittstellen definieren
    • Algorithmen der Signalverarbeitung entwerfen
      • Teilsystemsteuerungen als Signalflussplan modellieren
      • Amplituden- und Phasengang prüfen
      • Sprungantwort prüfen
  • Signalverarbeitungsprogramm für FPGA entwerfen
    • FPGA konfigurieren
      • Abtastrate definieren
      • vordefinierte Pin-Belegung nutzen
      • vordefinierte Timing Constrians nutzen
    • Filter implementieren und Koeffizienten auslegen
      • Algorithmen schrittweise auf dem FPGA implementieren
      • hierarchische Gesamtsystem integrieren
      • Implementierung verifizieren
        • Systemtest mit Signal Tap
        • Systemtest mit Funktionsgenerator und Skop
  • Konfiguration am Zielsystem in Betrieb nehmen

Begleitmaterial

  • signalverarbeitende Projektaufgabe
  • elektronische Entwicklungswerkzeuge für FPGA-Programmierung
  • Tutorial
    • Einlesen von Signalen über Analog Digital Wandler
    • Ausgabe von Signalen über Digital Analog Wandler
    • Programmbeispiel für den Soft Core Prozessor Nios II

Besondere Voraussetzungen

  • keine

Besondere Literatur

  • elektronische Bedienhandbücher und Tutorials für Programmiersystem des FPGA-Herstellers

Besonderer Kompetenznachweis

Form
bPA 3 Präsenztermine je 4h je Projektgruppe
sMB 20min Ergebnispräsentation zu bPA

Beitrag zum LV-Ergebnis
bPA Testat
sMB zu bPA

Intervall: 1/Jahr

Diese Seite läuft auf FoswikiDas Urheberrecht © liegt bei den mitwirkenden Autoren. Alle Inhalte dieser Kollaborations-Plattform sind Eigentum der Autoren.
Ideen, Anfragen oder Probleme bezüglich Foswiki? Feedback senden