Lehrveranstaltungshandbuch Digitaltechnik

Verantwortlich: Prof.Dr.Thieling

---

Lehrveranstaltung

Befriedigt MID

• aktuelle
  • Ba ET2012 DT
  • Ba TIN2012 DT
• auslaufende
  • Diplom NT DPO3 Digitaltachnik

Organisation

Version erstellt 2011-11-10 VID 1 gültig ab WS 2012/13 gültig bis

Bezeichnung Lang Digitaltechnik LVID F07_DT LVPID (Prüfungsnummer)

Semesterplan (SWS) Vorlesung 2 Übung (ganzer Kurs) Übung (geteilter Kurs) 1 Praktikum 1 Projekt Seminar Tutorium (freiwillig)

Präsenzzeiten Vorlesung 30 Übung (ganzer Kurs) Übung (geteilter Kurs) 15 Praktikum 15 Projekt Seminar Tutorium (freiwillig)

max. Teilnehmerzahl Übung (ganzer Kurs) Übung (geteilter Kurs) 30 Praktikum 15 Projekt Seminar

Gesamtaufwand: 150

Unterrichtssprache

• Deutsch

Niveau

• Bachelor

Notwendige Voraussetzungen

• keine

Literatur

• Urbanski K., Woitowikz R.: Digitaltechnik, 4. Auflage Springer 2004
• Beuth K.: Elektronik Bd. 4 Digitaltechnik, Vogel Verlag 2001
• Lipp H.M.: Grundlagen der Digitaltechnik, 4. Auflage Oldenbourg 2002

Dozenten

• Prof. Dr. Thieling
• Prof. Dr. Hartung

Wissenschaftliche Mitarbeiter

• Dipl.-Ing. Peter Pohlig

Zeugnistext

Digitaltechnik

Kompetenznachweis

Form
sK	Regelfall (bei kleiner Prüfungszahl: sMP)

Aufwand [h]
sK	10

Intervall: 3/Jahr

---

Lehrveranstaltungselemente

Vorlesung / Übung

Lernziele

Lerninhalte (Kenntnisse)

• Boolesche Algebra
  • Grundfunktion
  • Axiome und Gesetze
  • Disjunktive Normalform, Minterme
  • Konjunktive Normalform, Maxterme
  • Systematische Vereinfachung
• Schaltnetze
  • Logische Gatter, Tri-State-Buffer
  • Beschreibungsformen
    • boolsche Gleichung
    • Tabelle
    • KV-Diagramm
    • Schaltplan
  • Umformungen zwischen den Beschreibungsformen
  • Analyse
  • Synthese (inkl. Transfer von "Textaufgaben")
  • Don't-Care-Bedingungen
  • Typische Schaltnetze
    • 1-aus-n-Decoder
    • Multiplexer
    • Demultiplexer
    • Addierer
  • Laufzeiteffekte in Schaltnetzen (Hasards)
    • Schaltungshasard
    • Funktionshasard
    • Vermeidung von Hasards
• Codes
  • gewichtete Codes
    • dual
    • hexadezimal
    • oktal
    • Basiswechsel
  • BCD-Codes und deren Anwendungen
  • Gray-Code und dessen Anwendung
  • Eigenschaften von Codes
    • Redundanz
    • Hamming-Distanz
    • Einschrittigkeit
  • Parity und Blockcodes
  • Zahlendarstellung in Rechnersystemem
    • Zweierkomplement
    • Fixkommadarstellung
    • Gleitkommadarstellung
    • ASCII-Code
• Speicherlemente
  • Flip-Flops
    • RS
    • D
    • JK
    • Asynchrone Steuerung
    • Taktzustabdssteuerung
    • Taktflakensteuerung
  • Register
    • parallele Schreibleseregister
    • Schieberegister
    • Parallel-Seriell-Wandlung
    • Seriell-Parallel-Wandlung
  • praxisrelevante Spezifikationen
    • setup time
    • hold time
    • minimum puls width
• synchrone Zähler
  • Grundidee
  • Aufbau unter Verwendung von D-Flip-Flops
    • Analyse
    • Synthese
  • Spezifikation in VHDL
    • siehe VHDL
• synchrone Schaltwerke (Automaten)
  • Beschreibung von Automaten mittels Zustandsüberführungsdiagrammen nach Moore und Mealy
  • Entwurf von Automaten als Problemlösung
  • Implementierung mittels D-Flops
  • Implementierung mittels VHDL
• Zustandsüberführungsdiagramme
  • Modellierung nach Moore
  • Modellierung nach Mealy
  • Umwandlung zwischen Moore und Mealy
  • Vor- und Nachteile von Moore und Mealy
  • zu beachtende Eigenschaften (Determinismus, Vollständigkeit)
• VHDL
  • VHDL für Schaltnetze
    • Aufbau eines VHDLK-Programms (entity, port, architecture, signale, in, out)
    • Signale (Typ stdlogic: 1, 0, Tri-State, Don't-Care)
    • Einfache Signalzuweisung f.d. direkte Umsetzung Boolescher Funktionen
    • Bedingte Signalzuweisung f.d. direkte Umsetzung von Tabellen
    • Signal-Vektor
    • Datentyp Integer sowie Umwandlung von/nach Signal-Vektoren
    • Nutzung von VHDL im Entwurfswerkzeug (Design Entry VHDL)
  • VHDL für Zähler und Automaten
    • Prozesse und sequentielle Anweisungen (process, variable, if, case, event, type)
    • Realisierung regulärer Zähler in VHDL
    • Realisierung von Zustandsüberführungsdiagrammen in VHDL
• Programmierbare Bausteine
  • Aufbau
    • Grundidee
    • Technologie
    • Zellbegriff
    • CPLD versus FPGA
  • Entwurfswerkzeug
    • Spezifiation mittels Schaltplan
      • Erstellen eines Schaltplans (Design Entry Schematic)
      • elementare Bibliothek (Gatter, IN, OUT, Buffer, MUX, Decoder, Flip-Flops)
      • Sammelleitungen (Busse)
      • Hierarchische Schaltpläne
    • Spezifikation mittels VHDL
      • Details hierzu siehe VHDL
    • Synthese
    • Simulation
      • ohne Gatterlaufzeiten
      • mit Gatterlaufzeiten
• Grundaufbau und Arbeitsweise eines einfachen Rechnersystems
  • Aufbau eines Von-Neumann-Rechners (Register, Rechenwerk, Steuerwerk, Speicher, Busstruktur)
  • Funktionsweise, d.h. Ablauf einer Programmabarbeitung auf Basis von Registertransfers
  • Konkretisierung der Arbeits- und Funktionsweise anhand eines minimalen simulierten Von-Neumann-Rechners
  • Programmierung des Minimalrechners in Assembler (einfache Schleifen, Adressierungsarten absolut, direkt, indirekt)

Fertigkeiten

• Systemverhalten aus spezifizierenden Texten herleiten
  • technische Texte erfassen
  • implizite Angaben erkennen und verstehen
  • fehlende Angaben
    • erkennen
    • ableiten
    • erfragen
• Erarbeitung von Problemlösungen, die sich mit Schaltnetzen realisieren lassen
  • Austellen von Wahrheitstabelle
  • Spezifikation boole'scher Gleichungen
  • Minimierung boole'scher Gleichungen
  • Implementierung mittels Schaltplan
  • Implementierung mittels VHDL
• Interpretation und Umwandlung von Codes
  • Codieren
  • Decodieren
  • Fehlererkennung und Fehlerkorrektur
• Erarbeitung von Problemlösungen, die sich mit synchronen Zählern realisieren lassen
  • Aufstellen des Zustandüberführungsdiagramms
  • Implementierung mittels Schaltnetz und Flip-Flops
  • Implementierung in VHDL
• Erarbeitung von Problemlösungen, die sich mit synchronen Automaten realisieren lassen
  • Aufstellen des Zustandüberführungsdiagramms
  • Auswahl der geeigneten Spezifikationsform (Moore versus Mealy)
  • Bewertung der Spezifikation
    • Vollständigkeit
    • Determiniertheit
    • Lebendigkeit
  • Implementierung mittels Schaltnetz und Flip-Flops
  • Implementierung mittels VHDL
• Erläutern der Funktionsweise eines Von-Neumann-Rechners
  • Teilimplementierungen der Rechnerkomponenten
    • Implementierung des Rechenwerks als Schaltnetz
    • Implementierung der Register auf Basis von Flip-Flops
    • Implementierung des Speichers auf Basis von 1-aus-n-Decodern und Registern
    • Implementierung des Steuerwerks als Automat
  • Implementierung einfacher Hochsprachenkonstrukten in Assembler
    • Variable und Konstante
    • Felder
    • Kontrollstrukturen (if, while, do while, switch case, for)

Begleitmaterial

• elektronische Vortragsfolien zur Vorlesung
• elektronische Übungsaufgabensammlung
• elektronisches Entwurfswerkzeug mit Schematic- und VHDL-Design-Entry
• elektronische Sammlung von Beispiel-Designs (Schematic und VHDL)
• elektronisches Tool zur Simulation eines einfachen Von-Neumann-Rechners (SVNR)
• elektronische Tutorials für Selbststudium
  • Handhabung des Entwurfswerkzeugs
  • Handhabung des Rechnersimulators (SVNR)

Besondere Voraussetzungen

• keine

Besondere Literatur

• keine

Besonderer Kompetenznachweis

Form

Beitrag zum LV-Ergebnis

Intervall:

Praktikum

Lernziele

Fertigkeiten

• digitale Systeme entwerfen
  • kommerzielles Entwurfswerkzeug verstehen und einsetzen
  • wesentliche Eigenschaften von Standardkomponetnen kennen
  • Hardwarebeschreibungssprache VHDL auf Basis von Design-Pattern kennen und anwenden können
• Funktionsweise eines Von-Neuman-Rechners beschreiben
• Teilsysteme eines Von-Neumanrechners implemetieren
• Programmierung einfacher Hochsprachen-Sequenzen in Assembler

Handlungskompetenz demonstrieren

• komplexere Aufgaben in Kleinteam bewältigen
• komplexere Problemlösungen erarbeiten
  • komplexeren Problemstellungen verstehen und analysieren
    • Systemverhalten aus spezifizierenden Texten herleiten
      • technische Texte erfassen
      • implizite Angaben erkennen und verstehen
      • fehlende Angaben
        • erkennen
        • ableiten
        • erfragen
    • System strukturiert analysieren
      • sinnvolle Teilsysteme (Schaltnetze, Zähler, Automaten) erkennen
      • Schnittstellen zwischen Teilsystemen erfassen
  • Teilsysteme modellieren
    • Zustandsüberführungsdiagramme erstellen
    • Wahrheitstabellen erstellen
  • Problemlösung mittels Entwurfswerkzeug implementieren, testen und am Zielsystem in Betrieb nehmen
    • Spezifiation von Teilsystemen
      • Schaltplan
      • VHDL
    • Synthese von Teilsystemen
      • Auswahl geeigneter Bibliotheksfunktionalitäten
      • Finden syntaktischer Fehler und deren Behebung
    • Simulation von Teilsystemen
      • Erstellen von Teststimuli
      • Finden semantischer Fehler und deren Behebung
    • Spezifikation des Gesamtsystems
    • Simulationdes Gesamtsystems
      • Erstellen von Teststimuli
      • Finden semantischer Fehler und deren Behebung
    • Gesamtsystem am Zielsystem in Betrieb nehmen

Begleitmaterial

• elektronische Aufgabenstellung (Problembeschreibung)
• elektronisches Entwurfswerkzeug mit Schematic- und VHDL-Design-Entry
• elektronische Sammlung von Beispiel-Designs (Schematic und VHDL)
• elektronisches Tool zur Simulation eines einfachen Von-Neumann-Rechners (SVNR)
• elektronische Tutorials für Selbststudium
  • Handhabung des Entwurfswerkzeugs
  • Handhabung des Rechnersimulators (SVNR)

Besondere Voraussetzungen

• keine

Besondere Literatur

• keine

Besonderer Kompetenznachweis

Form

Beitrag zum LV-Ergebnis

Intervall: