F07_DT < F07_Studium

Sie sind hier: Foswiki>F07_Studium Web>F07_DT (Revision 9) (Quelltext-Ansicht)
<!--
   * Set USERSTYLEURL = %PUBURLPATH%/%WEB%/DokumentFormat/fonts.css
-->
---+!! %FORMFIELD{"TopicClassification"}% %FORMFIELD{"Bezeichnung"}%


%TOC{depth="3"}%
%STARTSECTION{"no_toc"}%
---
*Verantwortlich:* Prof.Dr.Thieling

---++ Lehrveranstaltung
---+++ Befriedigt Modul (MID)
   * aktuelle
      * [[BaET2012_DT]]
      * [[BaTIN2012_DT]]

---+++ Organisation
<sticky>
  <table border="0">
    <tr valign="top">
      <td>
        <table border="1" cellpadding="2" cellspacing="0">
          <th colspan="2">Version</th>
          <tr>
            <td>erstellt</td>
            <td>2011-11-10</td>
          </tr>
          <tr>
            <td>VID</td>
            <td>1</td>
          </tr>
          <tr>
            <td>gültig ab</td>
            <td>WS 2012/13</td>
          </tr>
          <tr>
            <td>gültig bis</td>
            <td/>
          </tr>
        </table>
      </td>
      <td>         </td>
      <td>
        <table border="1" cellpadding="2" cellspacing="0">
          <th colspan="2">Bezeichnung</th>
          <tr>
            <td>Lang</td>
            <td>%FORMFIELD{"Bezeichnung"}%</td>
          </tr>
          <tr>
            <td>LVID</td>
            <td>F07_DT</td>
          </tr>
          <tr>
            <td>LVPID (Prüfungsnummer)</td>
            <td/>
          </tr>
        </table>
      </td>
    </tr>
  </table>
</sticky><sticky>
  <table border="0">
    <tr valign="top">
      <td>
        <table border="1" cellpadding="2" cellspacing="0">
          <th colspan="2">Semesterplan (SWS)</th>
          <tr>
            <td>Vorlesung</td>
            <td>%FORMFIELD{"VorlesungSWS"}%</td>
          </tr>
          <tr>
            <td>Übung (ganzer Kurs)</td>
            <td>%FORMFIELD{"UebungGanzSWS"}%</td>
          </tr>
          <tr>
            <td>Übung (geteilter Kurs)</td>
            <td>%FORMFIELD{"UebungHalbSWS"}%</td>
          </tr>
          <tr>
            <td>Praktikum</td>
            <td>%FORMFIELD{"PraktikumSWS"}%</td>
          </tr>
          <tr>
            <td>Projekt</td>
            <td>%FORMFIELD{"ProjektSWS"}%</td>
          </tr>
          <tr>
            <td>Seminar</td>
            <td>%FORMFIELD{"SeminarSWS"}%</td>
          </tr>
          <tr>
            <td>Tutorium (freiwillig)</td>
            <td>%FORMFIELD{"TutoriumSWS"}%</td>
          </tr>
        </table>
      </td>
      <td>    </td>
      <td>
        <table border="1" cellpadding="2" cellspacing="0">
          <th colspan="2">Präsenzzeiten</th>
          <tr>
            <td>Vorlesung</td>
            <td>%FORMFIELD{"VorlesungPZ"}%</td>
          </tr>
          <tr>
            <td>Übung (ganzer Kurs)</td>
            <td>%FORMFIELD{"UebungGanzPZ"}%</td>
          </tr>
          <tr>
            <td>Übung (geteilter Kurs)</td>
            <td>%FORMFIELD{"UebungHalbPZ"}%</td>
          </tr>
          <tr>
            <td>Praktikum</td>
            <td>%FORMFIELD{"PraktikumPZ"}%</td>
          </tr>
          <tr>
            <td>Projekt</td>
            <td>%FORMFIELD{"ProjektPZ"}%</td>
          </tr>
          <tr>
            <td>Seminar</td>
            <td>%FORMFIELD{"SeminarPZ"}%</td>
          </tr>
          <tr>
            <td>Tutorium (freiwillig)</td>
            <td>%FORMFIELD{"TutoriumPZ"}%</td>
          </tr>
        </table>
      </td>
      <td>    </td>
      <td>
        <table border="1" cellpadding="2" cellspacing="0">
          <th colspan="2">max. Teilnehmerzahl</th>
          <tr>
            <td>Übung (ganzer Kurs)</td>
            <td>%FORMFIELD{"UebungGanzTeilnehmer"}%</td>
          </tr>
          <tr>
            <td>Übung (geteilter Kurs)</td>
            <td>%FORMFIELD{"UebungHalbTeilnehmer"}%</td>
          </tr>
          <tr>
            <td>Praktikum</td>
            <td>%FORMFIELD{"PraktikumTeilnehmer"}%</td>
          </tr>
          <tr>
            <td>Projekt</td>
            <td>%FORMFIELD{"ProjektTeilnehmer"}%</td>
          </tr>
          <tr>
            <td>Seminar</td>
            <td>%FORMFIELD{"SeminarTeilnehmer"}%</td>
          </tr>
        </table>
      </td>
    </tr>
  </table>
</sticky>

*Gesamtaufwand:* %FORMFIELD{"Gesamtaufwand"}%

---++++ Unterrichtssprache
   * Deutsch

---++++ Niveau
   * %FORMFIELD{"Niveau"}%
---++++ Notwendige Voraussetzungen
   * keine

---++++ Literatur
   * Urbanski K., Woitowikz R.: Digitaltechnik, 4. Auflage Springer 2004
   * Beuth K.: Elektronik Bd. 4 Digitaltechnik, Vogel Verlag 2001
   * Lipp H.M.: Grundlagen der Digitaltechnik, 4. Auflage Oldenbourg 2002

---++++ Dozenten
   * Prof. Dr. Thieling
   * Prof. Dr. Hartung



---++++ Wissenschaftliche Mitarbeiter
   * Dipl.-Ing. Peter Pohlig

---++++ Zeugnistext
Digitaltechnik

---+++ Kompetenznachweis
<sticky>
  <table border="1" cellpadding="2" cellspacing="0">
    <th colspan="2">Form</th>
    <tr>
      <td>sK</td>
      <td>Regelfall (bei kleiner Prüfungszahl: sMP)</td>
    </tr>
  </table>
</sticky>

<sticky>
  <table border="1" cellpadding="2" cellspacing="0">
    <th colspan="2">Aufwand [h]</th>
    <tr>
      <td>sK</td>
      <td>10</td>
    </tr>
  </table>
</sticky>

*Intervall:* 3/Jahr

-----
---++ Lehrveranstaltungselemente

%STARTSECTION{"Vorlesung / Übung"}%
---+++ <u>Vorlesung / Übung</u>

---++++ Lernziele 
---+++++ Lerninhalte (Kenntnisse)
   * Boolesche Algebra
      * Grundfunktion 
      * Axiome und Gesetze 
      * Disjunktive Normalform, Minterme 
      * Konjunktive Normalform, Maxterme 
      * Systematische Vereinfachung 
   * Schaltnetze 
      * Logische Gatter, Tri-State-Buffer 
      * Beschreibungsformen
         * boolsche Gleichung
         * Tabelle
         *  KV-Diagramm
         * Schaltplan
      * Umformungen zwischen den Beschreibungsformen
      * Analyse 
      * Synthese (inkl. Transfer von "Textaufgaben") 
      * Don't-Care-Bedingungen 
      * Typische Schaltnetze
         *  1-aus-n-Decoder
         * Multiplexer
         * Demultiplexer
         * Addierer
      * Laufzeiteffekte in Schaltnetzen (Hasards)
         * Schaltungshasard
         * Funktionshasard
         * Vermeidung von Hasards
   * Codes 
      * gewichtete Codes
         * dual
         * hexadezimal
         * oktal
         * Basiswechsel
      * BCD-Codes und deren Anwendungen
      * Gray-Code und dessen Anwendung
      * Eigenschaften von Codes
         * Redundanz
         * Hamming-Distanz
         * Einschrittigkeit
      * Parity und Blockcodes
      * Zahlendarstellung in Rechnersystemem
         * Zweierkomplement
         * Fixkommadarstellung
         * Gleitkommadarstellung
         * ASCII-Code
   * Speicherlemente
      * Flip-Flops
         * RS
         * D
         * JK
         * Asynchrone Steuerung
         * Taktzustabdssteuerung
         * Taktflakensteuerung
      * Register
         * parallele Schreibleseregister
         * Schieberegister
         * Parallel-Seriell-Wandlung
         * Seriell-Parallel-Wandlung
      * praxisrelevante Spezifikationen
         * setup time
         * hold time
         * minimum puls width
   * synchrone Zähler
      * Grundidee
      * Aufbau unter Verwendung von D-Flip-Flops
         * Analyse
         * Synthese
      * Spezifikation in VHDL
         * siehe VHDL
   * synchrone Schaltwerke (Automaten) 
      * Beschreibung von Automaten mittels Zustandsüberführungsdiagrammen nach Moore und Mealy 
      * Entwurf von Automaten als Problemlösung
      * Implementierung mittels D-Flops 
      * Implementierung mittels VHDL
   * Zustandsüberführungsdiagramme 
      * Modellierung nach Moore 
      * Modellierung nach Mealy
      * Umwandlung zwischen Moore und Mealy 
      * Vor- und Nachteile von Moore und Mealy 
      * zu beachtende Eigenschaften (Determinismus, Vollständigkeit)  
   * VHDL
      * VHDL für Schaltnetze
         * Aufbau eines VHDLK-Programms (entity, port, architecture, signale, in, out) 
         * Signale (Typ stdlogic:  1, 0, Tri-State, Don't-Care) 
         * Einfache Signalzuweisung f.d. direkte Umsetzung Boolescher Funktionen 
         * Bedingte Signalzuweisung f.d. direkte Umsetzung von Tabellen
         * Signal-Vektor 
         * Datentyp Integer sowie Umwandlung von/nach Signal-Vektoren 
         * Nutzung von VHDL im Entwurfswerkzeug (Design Entry VHDL)
      * VHDL für Zähler und Automaten
         * Prozesse und sequentielle Anweisungen (process, variable, if, case, event, type)  
         * Realisierung regulärer Zähler in VHDL  
         * Realisierung von Zustandsüberführungsdiagrammen in VHDL 
   * Programmierbare Bausteine
      * Aufbau
         * Grundidee
         * Technologie 
         * Zellbegriff
         * CPLD versus FPGA 
      * Entwurfswerkzeug
         * Spezifiation mittels Schaltplan
            * Erstellen eines Schaltplans (Design Entry Schematic)
            * elementare Bibliothek (Gatter, IN, OUT, Buffer, MUX, Decoder, Flip-Flops) 
            * Sammelleitungen (Busse) 
            * Hierarchische Schaltpläne 
         * Spezifikation mittels VHDL
            * Details hierzu siehe VHDL
         * Synthese
         * Simulation
            * ohne Gatterlaufzeiten
            * mit Gatterlaufzeiten
   * Grundaufbau und Arbeitsweise eines einfachen Rechnersystems 
      * Aufbau eines Von-Neumann-Rechners (Register, Rechenwerk, Steuerwerk, Speicher, Busstruktur) 
      * Funktionsweise, d.h. Ablauf einer Programmabarbeitung auf Basis von Registertransfers 
      * Konkretisierung der Arbeits- und Funktionsweise anhand eines minimalen simulierten Von-Neumann-Rechners 
      * Programmierung des Minimalrechners in Assembler (einfache Schleifen, Adressierungsarten absolut, direkt, indirekt) 

---+++++ Fertigkeiten
   * Systemverhalten aus spezifizierenden Texten herleiten
      * technische Texte erfassen
      * implizite Angaben erkennen und verstehen
      * fehlende Angaben
         * erkennen
         * ableiten
         * erfragen
   * Erarbeitung von Problemlösungen, die sich mit Schaltnetzen realisieren lassen
      * Austellen von Wahrheitstabelle
      * Spezifikation boole'scher Gleichungen
      * Minimierung boole'scher Gleichungen
      * Implementierung mittels Schaltplan
      * Implementierung mittels VHDL
   * Interpretation und Umwandlung von Codes
      * Codieren
      * Decodieren
      * Fehlererkennung und Fehlerkorrektur
   * Erarbeitung von Problemlösungen, die sich mit synchronen Zählern realisieren lassen
      * Aufstellen des Zustandüberführungsdiagramms
      * Implementierung mittels Schaltnetz und Flip-Flops
      * Implementierung in VHDL
   * Erarbeitung von Problemlösungen, die sich mit synchronen Automaten realisieren lassen
      * Aufstellen des Zustandüberführungsdiagramms
      * Auswahl der geeigneten Spezifikationsform (Moore versus Mealy)
      * Bewertung der Spezifikation
         * Vollständigkeit
         * Determiniertheit
         * Lebendigkeit
      * Implementierung mittels Schaltnetz und Flip-Flops
      * Implementierung mittels VHDL
   * Erläutern der Funktionsweise eines Von-Neumann-Rechners
      * Teilimplementierungen der Rechnerkomponenten
         * Implementierung  des Rechenwerks als Schaltnetz
         * Implementierung der Register auf Basis von Flip-Flops
         * Implementierung des Speichers auf Basis von 1-aus-n-Decodern und Registern
         * Implementierung des Steuerwerks als Automat
      * Implementierung einfacher Hochsprachenkonstrukten in Assembler
         * Variable und Konstante
         * Felder
         * Kontrollstrukturen (if, while, do while, switch case, for)


---++++ Begleitmaterial 
   * elektronische Vortragsfolien zur Vorlesung
   * elektronische Übungsaufgabensammlung
   * elektronisches Entwurfswerkzeug mit Schematic- und VHDL-Design-Entry 
   * elektronische Sammlung von Beispiel-Designs (Schematic und VHDL)
   * elektronisches Tool zur Simulation eines einfachen Von-Neumann-Rechners (SVNR)
   * elektronische Tutorials für Selbststudium
      * Handhabung des Entwurfswerkzeugs
      * Handhabung des Rechnersimulators (SVNR)


---++++ Besondere Voraussetzungen 
   * keine


---++++ Besondere Literatur 
   * keine


---++++ Besonderer Kompetenznachweis 
   * keiner

%ENDSECTION{"Vorlesung / Übung"}%



%STARTSECTION{"Praktikum"}%
---+++ <u>Praktikum</u>

---++++ Lernziele 
---+++++ Fertigkeiten
   * digitale Systeme entwerfen
      * kommerzielles Entwurfswerkzeug verstehen und einsetzen
      * wesentliche Eigenschaften von Standardkomponetnen kennen
      * Hardwarebeschreibungssprache VHDL auf Basis von Design-Pattern kennen und anwenden können
   * Funktionsweise eines Von-Neuman-Rechners beschreiben
   * Teilsysteme eines Von-Neumanrechners implemetieren
   * Programmierung einfacher Hochsprachen-Sequenzen in Assembler

---+++++ Handlungskompetenz demonstrieren
   * komplexere Aufgaben in Kleinteam bewältigen
   * komplexere Problemlösungen erarbeiten
      * komplexeren Problemstellungen verstehen und analysieren
         * Systemverhalten aus spezifizierenden Texten herleiten
            * technische Texte erfassen
            * implizite Angaben erkennen und verstehen
            * fehlende Angaben
               * erkennen
               * ableiten
               * erfragen
         * System strukturiert analysieren
            * sinnvolle Teilsysteme (Schaltnetze, Zähler, Automaten) erkennen
            * Schnittstellen zwischen Teilsystemen erfassen
      * Teilsysteme modellieren
         * Zustandsüberführungsdiagramme erstellen
         * Wahrheitstabellen erstellen
      * Problemlösung mittels Entwurfswerkzeug implementieren, testen und am Zielsystem in Betrieb nehmen
         * Spezifiation von Teilsystemen
            * Schaltplan
            * VHDL
         * Synthese von Teilsystemen
            * Auswahl geeigneter Bibliotheksfunktionalitäten
            * Finden syntaktischer Fehler und deren Behebung
         * Simulation von Teilsystemen
            * Erstellen von Teststimuli
            * Finden semantischer Fehler und deren Behebung
         * Spezifikation des Gesamtsystems
         * Simulationdes Gesamtsystems
            * Erstellen von Teststimuli
            * Finden semantischer Fehler und deren Behebung
         * Gesamtsystem am Zielsystem in Betrieb nehmen


---++++ Begleitmaterial 
   * elektronische Aufgabenstellung (Problembeschreibung)
   * elektronisches Entwurfswerkzeug mit Schematic- und VHDL-Design-Entry 
   * elektronische Sammlung von Beispiel-Designs (Schematic und VHDL)
   * elektronisches Tool zur Simulation eines einfachen Von-Neumann-Rechners (SVNR)
   * elektronische Tutorials für Selbststudium
      * Handhabung des Entwurfswerkzeugs
      * Handhabung des Rechnersimulators (SVNR)


---++++ Besondere Voraussetzungen 
   * keine


---++++ Besondere Literatur 
   * keine


---++++ Besonderer Kompetenznachweis 
   * keiner

%ENDSECTION{"Praktikum"}%




%ENDSECTION{"no_toc"}%
Topic-Revision: r9 - 11 Jan 2016, GeneratedContent
F07_Studium
Einloggen oder Registrieren
Webs
F07_Studium
System
Das Urheberrecht © liegt bei den mitwirkenden Autoren. Alle Inhalte dieser Kollaborations-Plattform sind Eigentum der Autoren.
Ideen, Anfragen oder Probleme bezüglich Foswiki? Feedback senden